Чтобы добавлять сообщения и комментарии, .

@gcc:
gcc

У квартус 14 новая болячка — "Inconsistency detected by ld.so: dl-close.c: 811: _dl_close: Assertion `map->l_init_called' failed!".
Лечится сносом libccl_curl_drl libcrypto libcurl libssl из linux64 в папке с квартусом.

@gcc:
gcc

Quartus II 13.0sp1 под линукс.

1) Стиль оформления ужасен, аля win95.
— сносим все lib*.so, которые имеются в системе, из папки quartus/linux64 (linux для 32 бит) — получаем стиль Qt, установленный в системе.

2) Не запускается ModelSim — нужно задаунгрейдить libfreetype2.
— качаем download.savannah.gnu.org и распаковываем, делаем ./configure --build=i686-pc-linux-gnu "CFLAGS=-m32" "CXXFLAGS=-m32" "LDFLAGS=-m32" и make. Скомпиленные либы кладём куда-нибудь в папку квартуса (например в libfreetype_old_32bit;
— редактируем файл quartus в quartus/bin, идём вниз и куда-нибудь до финального eval exec добавляем строчку:
export LD_LIBRARY_PATH=$QUARTUS_ROOTDIR/libfreetype_old_32bit:$LD_LIBRARY_PATH
Теперь ModelSim запустится из квартуса.

@L29Ah:
L29Ah

Как мне покодить под epm240t100c5n и при этом не обосраться от жырной и неповоротливой проприетарной IDE?

@6Volt:
6Volt

Чёт перебираю визитки и нашел ту , что с выставочке в экспэ нской взял .
Запёр на сайто — а там вот такое вот: macrogroup.ru
ХХХХОООООТТТТЕЕЕЕТТТЬЬ !~капризные вопли~

@tzirechnoy:
tzirechnoy

Кстати, тут поиск в гугле как-то не выдал результатов по поводу загрузки в altera cpld (по факту — MAX3000) через openocd.
Точнее, находится одна страничка со словами "ну, openocd позволяет его увидеть, но как-то большэ ничего полезного".

Так вот, констатирую: грузится нормально. Делаешь .svf файл (в настройках Quartus есть "generate svf"), в openocd делаешь tap (в моём случае — jtag newtap epm064a.def tap -expected-id 0x170640dd -irlen 10
Имя epm064a.def — просто имя, значение expected-id — можно прочитать в доке на FPGA, но его и openocd через boundary scan пишэт, -irlen 10 — из доки.), и я сделал в конфиге openocd, поскольку просто поиском он как-то irlane неправильно определял

Потом — загружаешь,
svf -tap epm064a.def.tap output_files/SPI_PIN.svf progress
(tap — имя из определения вышэ. Не знаю, почему тут надо добавлять .tap)

Правда, почему-то грузит две минуты. И практически всё время — на последней команде STATE IDLE. Ну, это ничего — главное — проверил — оно грузит.

@AChernakov:
AChernakov

Только что попробовал поставить на свою федорку среду разработки от Altera. Сделана весеьма добротно, никаких проблем и сообщений об ошибках. Поставил — работает. Вот теперь поиграю в их симуляторе.

Надо бы программатор сварганить еще, вот что.

@reflechant:
reflechant

habrahabr.ru

Блок программируемой логики в серверных процессорах смотрится очень кстати. Мне нравится.

Я так и знал, что к этому всё придёт. Бла-бла-бла про закон Мура даёт сбои уже сейчас — Intel всё никак не могут ввести 14нм, уже ,кажется, 2 раза откладывали. Altera, выпускающее свои последние кристаллы на их заводах, энтузиазма особого не выражает.

Либо переходим на графены, квантовые компьютеры, делаем суперпроводимость или что-то ещё в этом роде (сколько это будет стоить я не знаю. Скорее всего геймерам будет уже не по карману), либо смиряемся с 20нм и начинаем думать, наконец, об архитектуре и оптимизации.

@6Volt:
6Volt

Вопрос к эмбедщикам — а появилось ли под лялих , что-то опенсорсное сравнимое с Xilinx ISE .?

@OCTAGRAM:
OCTAGRAM

opencores.org
Реализация x86 SoC на Verilog для FPGA

@beard:
beard

Вот на этой пепяке — LC-MAXII-EPM1270-CPLD-core — wayengineer.com — что делает CY7C68013A-56PVXC? cypress.com
Через него плисина прошивается или он пустой и через него конечная девайсина цепляется к писюку, а плисина прошивается через jtag, сбоку какой-то разъём?
А он тогда как прошивается?
CPU Core Enhanced 8051 как-то не того. Вот если бы не этот странный процессор, было бы очень хорошо

@OCTAGRAM:
OCTAGRAM

eee.hku.hk
BORPH — это операционная система для перепрошиваемых компьютеров на основе FPGA. Это расширенная версия Linux, которая рассматривает ресурсы FPGA как если бы они были CPU. BORPH использует концепцию аппаратных процессов, которые ведут себя подобно обычным пользовательским программам с той разницей, что это аппаратные схемы, работающие на FPGA. Аппаратные процессы ведут себя как обычные программы. Ядро BORPH предоставляет аппаратным процессам стандартные системные интерфейсы, такие как доступ к файловой системе, позволяя им общаться с остальной системой легко и непринуждённо.

@beard:
beard

Это просто уму нерастяжимо. Ну как так можно разводить контакты.. Как ни кручу разъём — постоянно дорожки перекрещиваются. Или разводить прямо и на кабеле перепаять.
А если учесть, что, в конечном итоге, программатор вырождается в просто кабель, то какая в жопу разница, как его разводить, если для себя — marsohod.org — четыре сигнала и общий — пять контактов в один ряд.

@beard:
beard

Итог: 41 логический элемент. Детектор нуля пробовал и через мегафункцию компаратор с порт Б = 0, и через многовходовый ИЛИ. Не обманывается. Что оставить в результате?
164 здесь и останется 76. С этим уже можно жить. упс.. Забыл знак наружу вывести.

@beard:
beard

С симуляцией не получается. Встроенного анализатора больше нет. Вместо него ModelSim. Нихрена не понятно.

@beard:
beard

Quartus + ModelSim. Интеграция в картинках и создание TestBench — we.easyelectronics.ru

@beard:
beard

Что-то получилось. Пины назначил. Скомпилировалось. Некоторое количество варнингов, но, вроде некритично. Как моделировать пока непонятно. Раньше ведь делал. Перекосы на временных диаграммах рассматривал. И найти бы ещё файл с прошивкой.

@beard:
beard

Моделсим — 3.42Гиг, Квартус — 4.76Гиг

@beard:
beard

Вроде что-то собралось. Для моделирования нужен ModelSim? Не хочет ставиться. Требует указать каталог куда установлен Квартус. И не признаёт. Хмм.

@beard:
beard

Что-то я совсем тупой — как составить цепочку реверсивных десятичных счётчиков на базе мегафункции lpm_counter. Входы: clock, updown, cin; выход: cout. Как перенос между разрядами распространяется?
Кажется понял — cout идёт на clock следующего, updown объединяются.

@Lis:
Lis

fpga -> asic
Xilinx EasyPath xilinx.com
Altera Hardcopy altera.com

@beard:
beard

У кого-нибудь есть лишний Altera USB Blaster или знает, где можно недорого приобрести? Китайский клон, в спб и за рубли. Нечто наподобие: aliexpress.com

@beard:
beard

Попробовал заказать на сайте производителя:
[DE0-Nano] DE0-Nano FPGA Development Kit
Part Number: P0082
Total Amount: $175.46 (USD)
Order Amount: $79
Shipping Cost: $66.46
Wire Transfer Fee: $30
Shipping Country: RU — Russian Federation
Shipping Method: UPS/DHL/FedEx Global Express (2 to 3 days Service)
Total Weight: 500(g)
Доставка дороже товара.

@beard:
beard

Клёвая — ebay.com
Cyclone® IV EP4CE22F17C6N, куча периферии и всего $60.
У производителя $79 — terasic.com.tw
Чувствуется какая-то подстава.

@beard:
beard

Software License Request Form
I verify that I am not an employee of Cadence Design Systems, Mentor Graphics Corporation, or Magma Design Automation
Кросафчеги

@beard:
beard

А вот где бы взять макетку, наподобие MachXO Breakout Board (LCMXO2280C-B-EVN) latticesemi.com только в корпусе TQFP100, вполне бы устроило, и, возможно, чип был бы достаточен на 1200 LUT, но с этим ещё непонятно совершенно.

@beard:
beard

LatticeXP2 — тоже со встроенной памятью конфигурации. И почитать нечего..

@beard:
beard

А что бы такого почитать, на русском, про Lattice MachXO MachXO2?

@beard:
beard

Существуют ли fpga со встроенной памятью конфигурации?

@Lis:
Lis

Четко два камня едут с дигикея два с таобао, пока доедут я надеюсь освою игл.

@Lis:
Lis

большой риг 110gh bitfury.org

@lexszero:
lexszero

latticesemi.com — вполне клеви девборда с плиской всего за 30 баксов.

@lexszero:
lexszero

Упоротые видики от Lattice, доставляют: bsvi.ru

@lexszero:
lexszero

"Есть и пример управляющей программы на ассемблере. I don't speak Assembler и, поэтому запилил свой проект с FPGA и семисегментными индикаторами."

@slapin:
slapin

Altera не дремлет altera.com так что вроде теперь условия более-менее равны. Как, впрочем и цены...